[論文レビュー] Cost Efficient Design of Reversible Adder Circuits for Low Power Applications

Neeraj Kumar Misra, Mukesh Kumar Kushwaha+2 more|arXiv (Cornell University)|Sep 11, 2015

Quantum Computing Algorithms and Architecture参考文献 17被引用数 5

ひとこと要約

本稿では、4ビットの可逆論理アダー回路のコスト効率の高い設計を可能にする、独創的な可逆論理ゲートであるInventive0ゲートを提案する。本手法により、ゲート数、ゴミ出力、定数入力の削減が実現され、面積、パワー、速度の面で従来の設計を凌駉する優れた最適化が達成される。MOSトランジスタレベルの実装は、完全な可逆性とVLSI用途における低消費電力損失を保証する。

ABSTRACT

A large amount of research is currently going on in the field of reversible logic, which have low heat dissipation, low power consumption, which is the main factor to apply reversible in digital VLSI circuit design. This paper introduces reversible gate named as Inventive0 gate. The novel gate is synthesis the efficient adder modules with minimum garbage output and gate count. The Inventive0 gate capable of implementing a 4-bit ripple carry adder and carry skip adders.It is presented that Inventive0 gate is much more efficient and optimized approach as compared to their existing design, in terms of gate count, garbage outputs and constant inputs. In addition, some popular available reversible gates are implemented in the MOS transistor design the implementation kept in mind for minimum MOS transistor count and are completely reversible in behavior more precise forward and backward computation. Lesser architectural complexity show that the novel designs are compact, fast as well as low power.

研究の動機と目的

• 従来の可逆論理回路における高い消費電力損失と複雑さに対処すること。
• 可逆アダー設計におけるゴミ出力数とゲート数の低減。
• 効率的でコンactな、低消費電力のアダー回路を実現可能な、新たな可逆ゲート（Inventive0）の開発。
• 最小限のトランジスタ数を実現するMOSトランジスタレベルの設計による、提案ゲートの実装。
• VLSI用途に最適な、より高速でコンactかつエネルギー効率の良い可逆アダー構造の実現。

提案手法

• 4ビットのラッピングキャリーおよびキャリースキップアダーの実装が可能な、新しい可逆論理ゲートであるInventive0の設計。
• Inventive0ゲートを用いた効率的なアダーモジュールの合成により、ゲート数とゴミ出力を最小限に抑える。
• トランジスタ数の最小化を重視した、MOSトランジスタを用いたInventive0ゲートの実装。
• 前向きおよび後向きの計算が正確に可能であることで、完全な可逆性を確保。
• ゲート数、ゴミ出力、定数入力、トランジスタ効率の観点から設計の評価。
• 従来の可逆ゲートとの比較により、面積、パワー、速度における性能向上の妥当性を検証。

実験結果

リサーチクエスチョン

• RQ1 どのようにしてゲート数とゴミ出力を低減した可逆アダー回路を設計できるか？
• RQ2 効率的な4ビットアダー実装をサポートする、新たな可逆ゲートを開発できるか？
• RQ3 Inventive0ゲートは、可逆論理における消費電力と回路複雑性にどのような影響を与えるか？
• RQ4 トランジスタ数と可逆性の観点から、Inventive0ゲートのMOSトランジスタレベル実装は、従来の設計と比べてどのように異なるか？
• RQ5 Inventive0ベースの設計は、従来の可逆アダー構造をどの程度上回るか？

主な発見

• Inventive0ゲートにより、顕著にゲート数とゴミ出力を低減した4ビットラッピングキャリーおよびキャリースキップアダーの実装が可能となった。
• 提案された設計は、より低いアーキテクチャ的複雑性を実現し、結果としてより高速でコンactな回路となった。
• Inventive0ゲートのMOSトランジスタレベル実装は、最小限のトランジスタ数を用いながらも完全な可逆性を維持している。
• Inventive0ベースのアダー回路は、従来の設計と比較して、消費電力効率と面積の面で優れた性能を示した。
• 定数入力とゴミ出力を低減することで、全体的な回路効率が向上した。
• 結果から、Inventive0ゲートは従来の可逆ゲートソリューションよりも最適化され、コスト効率に優れたアプローチであることが示された。