[論文レビュー] Logic Synthesis for Fault-Tolerant Quantum Computers

N. Cody Jones|arXiv (Cornell University)|Oct 28, 2013

Quantum Computing Algorithms and Architecture参考文献 155被引用数 15

ひとこと要約

本学位論文は、表面コードを用いた誤り耐性量子計算におけるリソースコストを低減する論理合成技術を開発し、マジック状態の蒸留とゲート構築の最適化により、Toffoli ゲートのリソースコストを最大で500倍まで削減することを示した。新たなフォーリエ状態の蒸留プロトコルを提唱し、複数の Toffoli ゲート設計を評価した結果、階層的かつ検証駆動の論理合成が、単純なアプローチに比べて顕著な効率向上をもたらすことが明らかになった。

ABSTRACT

Efficient constructions for quantum logic are essential since quantum computation is experimentally challenging. This thesis develops quantum logic synthesis as a paradigm for reducing the resource overhead in fault-tolerant quantum computing. The model for error correction considered here is the surface code. After developing the theory behind general logic synthesis, the resource costs of magic-state distillation for the $T = \exp(i π(I-Z)/8)$ gate are quantitatively analyzed. The resource costs for a relatively new protocol distilling multi-qubit Fourier states are calculated for the first time. Four different constructions of the fault-tolerant Toffoli gate, including two which incorporate error detection, are analyzed and compared. The techniques of logic synthesis reduce the cost of fault-tolerant quantum computation by one to two orders of magnitude, depending on which benchmark is used. Using resource analysis for $T$ gates and Toffoli gates, several proposals for constructing arbitrary quantum gates are compared, including "Clifford+$T$" sequences, $V$-basis sequences, phase kickback, and programmable ancilla rotations. The application of arbitrary gates to quantum algorithms for simulating chemistry is discussed as well. Finally, the thesis examines the techniques which lead to efficient constructions of quantum logic, and these observations point to even broader applications of logic synthesis.

研究の動機と目的

• 表面コードによる誤り訂正下での誤り耐性量子計算のリソースコストを、論理合成を用いて低減すること。
• T ゲートおよび多量子ビットフォーリエ状態のマジック状態蒸留のリソースコストを分析・最適化すること。
• エラー検出型を含む複数の誤り耐性 Toffoli ゲート構成を比較・評価し、最小のリソース使用量を達成すること。
• Clifford+T、V-ベース、位相キックバック、およびプログラマブルなアシスタント回転といった、さまざまな位相回転近似法の効率を評価すること。
• 段階的検証と最適化を組み合わせた、リソースコストを最小化する階層的論理合成の手法を確立すること。

提案手法

• 誤り検出を伴うフェイルセーフな量子論理を実装するため、一般化されたトランスポートとオフライン検証を用いる。
• 論理的量子ビットとパウリフレームを用いて、表面コードによる誤り訂正を実施し、計算中も誤り耐性を維持する。
• Bravyi-Kitaev 15-to-1 蒸留と多段階蒸留プロトコルの詳細なリソース分析を実施し、誤差解析と符号距離スケーリングを含む。
• 多量子ビットフォーリエ状態の蒸留のための新規プロトコルを提唱し、初めてリソースコストを計算した。
• 7T、4T、D2（エラー検出型）、C4C6（距離4）の4つの Toffoli ゲート構成を設計・比較し、圧縮された表面コードを用いる。
• 階層的論理合成を採用し、サブルーチンが複数段階で検証されることで、全体のリソースボリュームを最小化する。

実験結果

リサーチクエスチョン

• RQ1 表面コードにおいて、Bravyi-Kitaev および多段階蒸留プロトコルを用いた T ゲートの蒸留に最適なリソースコストは何か？
• RQ2 特にエラー検出型および高距離設計を含む、さまざまな Toffoli ゲート構成は、リソースコストの観点でどのように比較できるか？
• RQ3 多量子ビットフォーリエ状態の蒸留のリソースコストは何か？ また、T ゲートの蒸留と比較してどうか？
• RQ4 Clifford+T、V-ベース、位相キックバック、およびプログラマブルなアシスタント回転といった位相回転近似法の中で、どの手法が最もリソース効率が良いか？
• RQ5 段階的検証に基づく階層的論理合成は、平坦で最適化されていない設計に比べて、顕著に低いリソースコストを実現できるか？

主な発見

• Bravyi-Kitaev 蒸留ラウンドごとに表面コードの距離を調整することで、T ゲート誤り率が 10⁻¹² の場合、リソースボリュームを約25倍まで削減できる。
• 最適化済みの T ゲートが利用可能な状況では、C4C6 Toffoli ゲートを 7T 設計よりも選択することでリソースボリュームを20倍まで削減できる。非最適化状態では、最大で500倍の削減が達成される。
• 多量子ビットフォーリエ状態蒸留の定量的分析は、誤り率 10⁻¹² の条件下で、入力-出力状態効率において Bravyi-Kitaev 蒸留を2〜3倍上回ることを示した。
• Clifford+T、V-ベース、位相キックバック、およびプログラマブルなアシスタント回転といった複数の位相回転近似手法は、同等のリソース効率を示しており、根本的な下限が存在する可能性を示唆している。
• 段階的検証を組み合わせた階層的論理合成は、T ゲート → Toffoli ゲート → アドゥーバーといった複数段階での検証が行われるため、リソースコストを最小化する最適な設計として自然に導かれる。
• 本研究では、非最適化された論理に基づく従来のリソース見積もりが、ハードウェア要件を桁違いに過大評価していることが判明し、大幅な改善の余地があることが示された。