[論文レビュー] Resource optimization for fault-tolerant quantum computing

Adam Paetznick|arXiv (Cornell University)|Oct 19, 2014

Quantum Computing Algorithms and Architecture参考文献 124被引用数 4

ひとこと要約

本学位論文は、耐故障量子計算におけるリソースオーバーヘッドを低減するための新規技術を提示する。主な焦点は、最適化されたアーキテクチャ準備、23量子ビットのゴレイ符号（23-qubit Golay code）のような大規模コードにおける改善されたしきい値境界（0.132％のしきい値を達成）、および非決定的回路を用いた1量子ビット回転の効率的分解である。また、VLSIにインspiredした技術を用いた表面コード回路のグローバル最適化手法を導入し、時間的・空間的オーバーヘッドを顕著に低減している。

ABSTRACT

In this thesis we examine a variety of techniques for reducing the resources required for fault-tolerant quantum computation. First, we show how to simplify universal encoded computation by using only transversal gates and standard error correction procedures, circumventing existing no-go theorems. We then show how to simplify ancilla preparation, reducing the cost of error correction by more than a factor of four. Using this optimized ancilla preparation, we develop improved techniques for proving rigorous lower bounds on the noise threshold. Additional overhead can be incurred because quantum algorithms must be translated into sequences of gates that are actually available in the quantum computer. In particular, arbitrary single-qubit rotations must be decomposed into a discrete set of fault-tolerant gates. We find that by using a special class of non-deterministic circuits, the cost of decomposition can be reduced by as much as a factor of four over state-of-the-art techniques, which typically use deterministic circuits. Finally, we examine global optimization of fault-tolerant quantum circuits under physical connectivity constraints. We adapt techniques from VLSI in order to minimize time and space usage for computations in the surface code, and we develop a software prototype to demonstrate the potential savings.

研究の動機と目的

• 耐故障量子計算における膨大なリソースオーバーヘッドを低減すること。現在の実験的技術能力をはるかに超えている。
• 特に効率的なアーキテクチャ状態の準備を通じて、エラー訂正コストを低減する実用的手法を開発すること。
• 23量子ビットのゴレイ符号のような大規模コードにおける量子ノイズしきい値のきつい下限を向上させること。
• 表面コードアーキテクチャにおける回路の深さと物理的空間使用量を、量子ビット移動とゲートスケジューリングのグローバル最適化によって最小化すること。
• より効率的な任意の1量子ビット回転の分解を実現するため、非決定的回路を検討すること。

提案手法

• ユニバーサル符号化量子計算を簡素化するため、トレーラスラルゲートと標準的なエラー訂正を用い、既知のノーゴ定理を回避する。
• エラー訂正のためのアーキテクチャ準備を最適化し、構造化された状態の拡散プロトコルを用いることで、コストを4倍以上削減する。
• 再帰的エラー伝搬モデルを適用し、コード距離と悪性度分析を活用して、ノイズしきい値のよりきつい下限を導出する。
• 任意の1量子ビット回転を分解する非決定的手法として、成功を繰り返す回路（repeat-until-success circuits）を導入し、ゲート数を最大4倍まで削減する。
• VLSIベースのルーティングと配置アルゴリズムを応用し、量子ビット移動とゲートスケジューリングの最適化によって、表面コード回路における時間的・空間的オーバーヘッドを最小化する。
• 表面コードアーキテクチャにおけるグローバル最適化の潜在的利点を実証するため、ソフトウェアプロトタイプ（Braidpack）を開発する。

実験結果

リサーチクエスチョン

• RQ1 耐故障量子計算におけるエラー訂正のためのアーキテクチャ準備は、リソースオーバーヘッドを低減するために簡素化可能か？
• RQ2 デポラライジングノイズ下での23量子ビットのゴレイ符号における、ノイズしきい値の最もきつい下限は何か？
• RQ3 非決定的回路は、決定的手法よりも、任意の1量子ビット回転の分解コストを低下させることができるか？
• RQ4 VLSIからインspiredしたグローバル最適化技術は、表面コード量子回路における時間的・空間的使用量を最小化するためにどのように適応可能か？
• RQ5 最適化されたアーキテクチャ準備、改善されたしきい値境界、および効率的なゲート分解を組み合わせた場合、リソース削減の実用的限界は何か？

主な発見

• 23量子ビットのゴレイ符号は、デポラライジングノイズ下で1ゲートあたり0.132％のノイズしきい値の下限を達成し、これまでに得られた最高の結果である。
• 構造化された状態の拡散プロトコルを用いることで、エラー訂正のためのアーキテクチャ準備コストが4倍以上削減された。
• 非決定的であるが成功を繰り返す回路（repeat-until-success circuits）を用いることで、決定的手法に比べて1量子ビット回転の分解コストが最大4倍まで削減された。
• VLSIにインspiredした技術を用いたグローバル最適化により、表面コード回路における時間的・空間的オーバーヘッドが顕著に低減され、ソフトウェアプロトタイプが明確な節約効果を示した。
• 提案手法は、耐故障量子計算におけるリソースオーバーヘッドを総合的に低減し、実用的実装に近づける。
• 本研究は、高レートコードや非アーベル的Anyonのさらなる探求の基盤を築いたが、効率的なデコーディングは依然として主要な未解決課題のままである。