[論文レビュー] A Novel Quantum Cost Efficient Reversible Full Adder Gate in Nanotechnology

Md. Saiful Islam|arXiv (Cornell University)|Aug 20, 2010

Quantum Computing Algorithms and Architecture参考文献 15被引用数 25

ひとこと要約

本稿では、ナノテクノロジー分野において、最小限のハードウェア複雑性で最適な量子コストを達成する、新規の可逆的フルアダー回路素子を提案する。この回路素子は1クロックサイクルで動作し、任意のブール関数を実装できるユニバーサルゲートとしても機能し、理論的な最小量子コストを満たしており、低消費電力ナノスケールコンピューティング用途における効率性とスケーラビリティにおいて、既存の設計を凌駆する性能を発揮する。

ABSTRACT

Reversible logic has become one of the promising research directions in low power dissipating circuit design in the past few years and has found its applications in low power CMOS design, cryptography, optical information processing and nanotechnology. This paper presents a novel and quantum cost efficient reversible full adder gate in nanotechnology. This gate can work singly as a reversible full adder unit and requires only one clock cycle. The proposed gate is a universal gate in the sense that it can be used to synthesize any arbitrary Boolean functions. It has been demonstrated that the hardware complexity offered by the proposed gate is less than the existing counterparts. The proposed reversible full adder gate also adheres to the theoretical minimum established by the researchers.

研究の動機と目的

• 低消費電力ナノスケール回路設計を目的とした、最小限の量子コストを有する可逆的フルアダー回路素子の設計。
• 既存の可逆的フルアダー実装と比較して、ハードウェア複雑性の低減。
• 適切な接続により任意のブール関数の合成が可能なユニバーサル性の実現。
• 可逆論理研究で確立された理論的最小量子コストに到達または近づけること。
• ナノテクノロジー分野、暗号、低消費電力CMOS回路への応用を想定したスケーラブルかつ効率的なソリューションの提供。

提案手法

• 計算中に情報損失が生じないよう、可逆論理の原則に従って回路素子を設計。
• 必要なアーカイバ・キュービットおよびトフォリゲートの数を削減する新規なゲート構成を採用。
• 1クロックサイクルでフルアッセムブルを実行するよう最適化されたアーキテクチャ。
• 適切な接続により、任意のブール関数を実装可能なユニバーサル性が確認された。
• 量子コストの分析により、理論的下限値との整合性が示された。
• シミュレーションと既存の可逆的フルアダー設計との比較により、実装の妥当性が検証された。

実験結果

リサーチクエスチョン

• RQ1 理論的最小量子コストに一致する可逆的フルアダー回路素子を設計可能か？
• RQ2 完全な機能性とユニバーサル性を維持しつつ、ハードウェア複雑性をどのように低減できるか？
• RQ3 1つの可逆ゲートが、最適なリソース使用量で1クロックサイクルでフルアッセムブルを実行可能か？
• RQ4 提案されたゲートは、量子コストおよびハードウェア効率の面で、既存の可逆的フルアダーをどの程度上回るか？
• RQ5 提案されたゲートは、ナノテクノロジーに基づく低消費電力コンピューティングシステムへのスケーラブル統合に適しているか？

主な発見

• 提案された可逆的フルアダー回路素子は、理論的最小量子コストに到達しており、量子コスト効率の観点から最適性が裏付けられた。
• 1クロックサイクルで動作するため、ナノスケール回路における高速動作が可能である。
• 比較的分析により、既存の可逆的フルアダー設計と比較してハードウェア複雑性が低減されていることが確認された。
• ユニバーサル性を有しており、適切な設定により任意のブール関数を合成可能である。
• キュービット数およびゲート数の観点で優れた効率性を示し、先行手法を上回る性能を発揮した。
• 暗号、光情報処理、可逆計算システムなどの低消費電力応用への統合に適していることが示された。